运用CD4027的JK Flip Flop

CD4027 是运用一种 JK 触发器，艰深用于数据存储。运用集成电路中搜罗两个相似或者至关的运用 JK 触发器
 。集成电路中的运用每一对于 JK 触发器都有 J、K 、运用配置 、运用复位以及时钟引脚，运用以及两个互补的运用输入端 。JK 触发器可用于语音寄存器 、运用计数器等运用，运用也可用作操作电路。运用

本文援用地址：

运用 CD4027 的运用 JK 触发器电路图 ：

电路元件：

集成电路

电阻器

R1(1K)

R2（470E）

R3（10K）

C1（2.2uf）

S1

发光二极管

D1（1N4148）

运用 CD4027 的 JK 触发器电路剖析：

CD4027 是一个 JK 触发器，主从方式 ，运用用于切换方式
。运用集成电路经由从一个或者多个输入端提供操作输入来修正信号，运用并在一个或者多个输入端取患上输入。输入值不光取决于之后的输入形态，还取决于之后的形态（也取决于先前的形态） 。合计机外部的存储电路主要运用触发器。

JK 触发器有四个输入引脚
 ，分说为 J 以及 K，以及配置引脚以及复位引脚，输入引脚为 Q 以及 Q¯。Q 以及 Q¯ 的值是相同的 ，即 Q 的值越高
，Q¯ 的值就越低，两个终真个输入取决于输入的配置装备部署方式 。

CD4027 中的 IC 引脚配置装备部署

输入端 J 以及 K 的逻辑电平以及外部操熏染于操作触发器的阶段。在每一个正向循环中，形态都市爆发变更。其中的配置以及复位引脚不依赖于时钟脉冲，当任何一个输入终端收回高电平信号时
，配置以及复位引脚就会启动 。

所述电路在开关脉冲的最前沿触发，即开关按下一次 ，其输入就修正一次。如电路所示 ，输入端 J 以及 K 都配置为高电平 ，这象征着每一次正负转换时 ，时钟脉冲都在高电以及善低电平之间晃动
 。触发器的这种形态称为防止形态 ，借助下面的真值表可能验证这些条件
。

运用 CD4027 的 JK 触发器的使命道理

一旦按下开关 ，集成电路的输入端将取患上一个小的时钟脉冲 ，其服从是引脚 1 输入酿成高电平 。直到接管到第二个脉冲 ，输入仍为高电平。与输入审察连的负载或者调拨灯启动 。当第二个时钟脉冲抵达引脚 3 时 ，集成电路输入酿成低电平，LED 或者与其相连的负载酿成封锁。

该电路在按下开关时使命 ，但假如要断开电路 ，惟独交流开关以及电阻的位置即可 。